

Implantation matérielle d'algorithmes de chiffrement authentifié sur FPGA

Roselyne CHOTIN

Sorbonne Université

1^{er} avril 2019



Agenda

Motivations

Chiffrement authentifié

Implantations matérielles

Conclusion

Motivations


- Sécurité : enjeu majeur pour les objets communicants
 - Besoins en matériel pour assurer la sécurité
- Nécessité d'assurer la confidentialité, l'intégrité et l'authenticité des données : chiffrement + hachage
 - Besoin d'intégrer les deux
- Compétition CAESAR (résultats 20/02/2019)
 - Portefeuille d'algorithmes pour le chiffrement authentifié
 - Avec implantation matérielle
 - Besoin de prototyper/explorer rapidement vers FPGA et ASIC

Motivations


- Sécurité : enjeu majeur pour les objets communicants
 - Besoins en matériel pour assurer la sécurité
- Nécessité d'assurer la confidentialité, l'intégrité et l'authenticité des données : chiffrement + hachage
 - Besoin d'intégrer les deux
- Compétition CAESAR (résultats 20/02/2019)
 - Portefeuille d'algorithmes pour le chiffrement authentifié
 - Avec implantation matérielle
 - Besoin de prototyper/explorer rapidement vers FPGA et ASIC

Besoin d'efficacité (taille, débit, consommation)

Sécurité dans les FPGAs



Sécurité dans les FPGAs



Agenda


Motivations

Chiffrement authentifié


Implantations matérielles

Conclusion


Principe du chiffrement authentifié




Principe du chiffrement authentifié




Algorithmes : Counter with Cipher block chaining Message authentication code (CCM)



Algorithmes : Galois Counter Mode (GCM)



Algorithmes : AEGIS



Agenda

Motivations

Chiffrement authentifié

Implantations matérielles

Conclusion


Méthodologie suivie

- Au niveau des algorithmes
 - Amélioration de l'existant : AES-CCM, AES-GCM¹
 - Nouvel algorithme AEGIS² participant à la compétition
- Environnement d'exploration
 - Utilisation des IPs de crypto
 - Evaluation des solutions
 - Raffinement
- Répondre aux contraintes d'utilisation
 - Débit important (FPGA)
 - Faible encombrement (ASIC)

¹ Algorithmes recommandés par le NIST

² H. Wu et B. Preneel. *AEGIS : A Fast Authenticated Encryption Algorithm* SAC 2013

Sécurité dans les FPGAs




Architectures haut-débit sur FPGA

- Plusieurs réalisations de la fonction SubByte : RAM, LUT, arithmétique sur $GF(2^8)$


Architectures haut-débit sur FPGA

- Plusieurs réalisations de la fonction SubByte : RAM, LUT, arithmétique sur $GF(2^8)$
- La clé est synthétisée pour être embarquée dans le matériel
 - Simplification de l'AES
 - Simplification du multiplieur sur $GF(2^{128})$ (H constant)
 - Pour des applications reconfigurables avec peu de changements de clé




Architectures haut-débit sur FPGA


- Plusieurs réalisations de la fonction SubByte : RAM, LUT, arithmétique sur $GF(2^8)$
- La clé est synthétisée pour être embarquée dans le matériel
 - Simplification de l'AES
 - Simplification du multiplieur sur $GF(2^{128})$ (H constant)
 - Pour des applications reconfigurables avec peu de changements de clé
- Plusieurs opérateurs en parallèle




Architectures haut-débit sur FPGA

- Plusieurs réalisations de la fonction SubByte : RAM, LUT, arithmétique sur $GF(2^8)$
- La clé est synthétisée pour être embarquée dans le matériel
 - Simplification de l'AES
 - Simplification du multiplieur sur $GF(2^{128})$ (H constant)
 - Pour des applications reconfigurables avec peu de changements de clé
- Plusieurs opérateurs en parallèle
- Algorithme de Karatsuba-Ofman pour simplifier la multiplication
 - 1 multiplication sur n bits est remplacée par 3 multiplications sur $\frac{n}{2}$ bits





Résultats implantation LUTs




[1] Zhou et al. *Improving Throughput of AES-GCM with Pipelined Karatsuba Multipliers on FPGAs*, ARC 2009

[2] Henzen et al. *FPGA Parallel-Pipelined AES-GCM Core for 100G Ethernet Applications*, ESSCIRC 2010

Abdellatif et al., *AES-GCM and AEGIS : Efficient and High Speed Hardware Implementations*, Journal of Signal Processing Systems 2016

Sécurité dans les FPGAs



Protection du bitstream


- Contre la copie, le *reverse engineering* et la falsification.
- Encombrement minimal dans la partie statique (ASIC)
- Préservation du débit de chargement et de la fréquence du FPGA

Protection du bitstream

- Contre la copie, le *reverse engineering* et la falsification.
- Encombrement minimal dans la partie statique (ASIC)
- Préservation du débit de chargement et de la fréquence du FPGA

Solution

- Réduction du chemin de données à 32 bits
- Maintient débit et fréquence du FPGA
- Séquencement adéquat des données



Résultats d'implantation ASIC

| Archi | Techno <i>nm</i> | Taille <i>mm²</i> | Fréquence MHz | Débit Mbps |
|--------------|---------------------|---------------------------------|------------------|---------------|
| AES-CCM | 90 | 0.045 | 150 | 192 |
| [1] AES-CCM | 90 | 0.057 | 148 | 434 |
| AES-GCM | 90 | 0.066 | 150 | 384 |
| [1] AES+HMAC | 90 | 0.183 | 101.2 | 1293 |
| AEGIS | 90 | 0.062 | 150 | 960 |

[1] M. M. Parelkar. *Authenticated encryption in hardware*, Thèse de doct. George Mason University, 2005.

Abdellatif et al., *Low cost Solutions for Secure Remote Reconfiguration of FPGAs*, IJES : International Journal of Embedded Systems 2014

Agenda

Motivations

Chiffrement authentifié

Implantations matérielles

Conclusion

Conclusion

- Architectures matérielles efficaces de chiffrement authentifié
 - Pour protéger les transmissions haut-débit
 - Pour protéger la transmission du *bistream*
- Travaux en cours
 - Bibliothèque d'IPs pour la sécurité (extension clé publique)
 - Protection contre les attaques par canaux auxiliaires ou les chevaux de Troie
- A plus long terme : méthodologie de conception intégrant la sécurité
 - Evaluer la sécurité (métriques)
 - Proposer des protections
 - Intégrer cela dans le flot de conception

Questions ?